PUFiot 简介

新颖的高安全性加密协作处理器

PUFiot是一种新颖的高安全性加密协处理器。与传统的安全SoC设计(具有安全核心或分立加密组件的嵌入式HSM)相比,PUFiot可以更轻松地采用硬件RoT,快速提高任何系统的安全级别,且无需在处理器核心或操作系统上增加额外负担。

基于硬件的物理隔离,PUFiot的安全边界非常可靠,没有纯软件安全设计的弱点。PUF是天生自带保护能力的静态熵源,适合SoC架构师使用密钥生成和管理程序来构建系统的密钥层次结构。此外,PUFiot的加密引擎可以执行各种安全操作,例如密钥交换、安全启动或TLS(公共密钥验证和签名)、身份验证(MAC)或密钥包装(同样基于PUF固有的自然随机性),并将所述包装的密钥存储到外部存储器。

产品特色

 

PUFiot是一种高安全性加密协作处理器,基于PUFrt的五个模块再升级,总共有九个主要功能块:

  • PITC:PUFiot控制接口APB I / F

  • DMA:直接内存访问AXI4 I / F

  • PUFkeyst:内建即时硬件加密功能的4kb批量生产OTP

  • PUFuid:一组硬件指纹,可以作为唯一的私钥、UID或根密钥

  • PUFtrng:高质量的真随机数生成器

  • KWP:密钥包装功能,用于导出密钥以供外部使用

  • PKC:公钥协处理器,支持所有椭圆曲线密码功能

  • 加密:加密引擎集合,由私钥密码、讯息验证代码、哈希算法和密钥派生功能组成

  • 全面的防篡改电路及对策

产品应用

 

PUFiot可以支持:

  • 增强TEE安全性

  • 密钥处理与生成

  • 即时密钥包装或间接密钥包装

  • 阶层式密钥的建立与进阶管理

  • 安全启动

  • 以本地密钥加密保护资产免受非法复制

  • TLS 通讯协议

产品模块示意图

 

 

产品技术规格

 

 

产品简介下载

 

 

试用评估套件

PUFiot评估套件中包含熵码科技的数字逻辑电路加密源代码(加密Verilog格式的RTL设计)、力旺电子的仿真IP(Verilog格式的OTP / PUF行为模型)、以及用户手册与完整的仿真环境。RTL设计的部分有两个版本,一个版本用于SoC集成评估(Verilog仿真),另一个版本用于综合和硬件评估(FPGA仿真)。

Soc设计工程师可藉此评估套件进行前段设计,针对PUFiot进行功能性仿真验证,从而可以在前端设计阶段评估添加加密协处理器的成本与效益。 PUFiot设计包括一个标准的APB从机和AXI4主接口,从而可以轻松导入支持APB / AXI4总线标准的现有系统。此外,在使用FPGA进行PUFiot仿真时,可应要求提供API,以帮助评估所有安全功能。 有关FPGA仿真和API功能的详细信息,请参考整合和应用说明。

 

试用套件交付檔案清單 : 

文件资料

  • 数据表

  • 整合说明

  • 应用说明 (API)

  • 发行说明

 

前端模型

  • RTL中的Verilog HDL文件(可在FPGA中合成)

  • 预先建立的API / FW(.h.a.)

  • 测试台

若您对PUFiot感兴趣,欢迎通过我们的开源项目IP Go申请评估套件。 现在可以免费下载!

© 2019 PUFsecurity  All Rights Reserved